Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT

Francúzsky jazyk

Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT

Vydavateľstvo: Editions Notre Savoir
Rok vydania: 2023
Formát: Paperback
Rozmer: 220 x 150 mm
Jazyk: Francúzsky jazyk
ISBN: 9786205647912

Na objednávku

36.99 €

bežná cena: 41.10 €

O knihe

Les multiplicateurs à grande longueur de bit ont un impact majeur sur les performances des circuits numériques dans de nombreuses applications comme la cryptographie, le traitement des signaux numériques et le traitement des images. Les performances de nombreux problèmes de calcul sont souvent dominées par la vitesse à laquelle une opération de multiplication peut être exécutée. Ce livre donne un bref aperçu de divers multiplicateurs tels que Baugh Wooley, Pezaris, Array, Booth, multiplicateurs védiques et multiplicateurs basés sur des compresseurs. L'objectif principal est de comparer les différents types de multiplicateurs en termes de consommation d'énergie, de surface et de délai. Ces concepts de multiplication signés sont implémentés en Verilog HDL et mis en ¿uvre dans le Cadence RTL Compiler avec la technologie 180nm.