-
Taliansky jazyk
Progettazione di logica asincrona a basso consumo per decodificatori Viterbi
Autor: T. Kalavathi Devi Sakthivel
Questo libro tratta la progettazione della logica asincrona e la sua importanza nella progettazione digitale. La maggior parte dei decodificatori progettati e realizzati oggi sono sincroni. Il problema del clock skew è una sfida importante nella progettazione... Viac o knihe
Na objednávku
36.99 €
bežná cena: 41.10 €
O knihe
Questo libro tratta la progettazione della logica asincrona e la sua importanza nella progettazione digitale. La maggior parte dei decodificatori progettati e realizzati oggi sono sincroni. Il problema del clock skew è una sfida importante nella progettazione sincrona. In alternativa, i sistemi asincroni stanno diventando familiari perché non hanno bisogno di un orologio globale, in quanto sono sincronizzati localmente per mezzo di protocolli di comunicazione. L'architettura VLSI asincrona per un decodificatore Viterbi è progettata utilizzando modelli Quasi Delay Insensitive (QDI) e Differential Cascode Voltage Switch Logic (DCVSL). Viene fornita una panoramica dell'implementazione asincrona.
- Vydavateľstvo: Edizioni Sapienza
- Rok vydania: 2023
- Formát: Paperback
- Rozmer: 220 x 150 mm
- Jazyk: Taliansky jazyk
- ISBN: 9786205860120
Anglický jazyk 
Nemecký jazyk 