• Španielsky jazyk

Una implementación de puerta universal de alto rendimiento y bajo consumo

Autor: Geetanjali Sharma

Se ha presentado una nueva técnica de reducción de potencia denominada Transistor apilado con escalado de tensión (VS-STACK). La técnica propuesta se ha comparado con algunas de las técnicas de reducción de potencia existentes. El resultado muestra una cantidad... Viac o knihe

Na objednávku

36.99 €

bežná cena: 41.10 €

O knihe

Se ha presentado una nueva técnica de reducción de potencia denominada Transistor apilado con escalado de tensión (VS-STACK). La técnica propuesta se ha comparado con algunas de las técnicas de reducción de potencia existentes. El resultado muestra una cantidad colosal de reducción del consumo de energía para la puerta NOR de 2 entradas. El consumo de energía se reduce entre un 20% y un 90%. Además, hay una tremenda mejora en el producto de retardo de potencia. Por lo tanto, esta técnica puede utilizarse en circuitos de alta velocidad. El circuito funciona en la región subumbral, lo que es adecuado para aplicaciones que requieren un consumo de energía extremadamente bajo.

  • Vydavateľstvo: Ediciones Nuestro Conocimiento
  • Rok vydania: 2022
  • Formát: Paperback
  • Rozmer: 220 x 150 mm
  • Jazyk: Španielsky jazyk
  • ISBN: 9786204996004

Generuje redakčný systém BUXUS CMS spoločnosti ui42.