-
Francúzsky jazyk
Conception de logique asynchrone à faible consommation pour les décodeurs de Viterbi
Autor: T. Kalavathi Devi Sakthivel
Ce livre traite de la conception de la logique asynchrone et de son importance dans la conception numérique. La plupart des décodeurs conçus et fabriqués aujourd'hui sont synchrones. Le problème du décalage d'horloge est un défi majeur dans la conception... Viac o knihe
Na objednávku, dodanie 2-4 týždne
36.99 €
bežná cena: 41.10 €
O knihe
Ce livre traite de la conception de la logique asynchrone et de son importance dans la conception numérique. La plupart des décodeurs conçus et fabriqués aujourd'hui sont synchrones. Le problème du décalage d'horloge est un défi majeur dans la conception synchrone. Par ailleurs, les systèmes asynchrones deviennent de plus en plus familiers, car ils n'ont pas besoin d'horloge globale et sont synchronisés localement au moyen de protocoles de communication. L'architecture VLSI asynchrone d'un décodeur de Viterbi est conçue à l'aide de modèles quasi insensibles au délai (QDI) et d'une logique de commutation de tension en cascade différentielle (DCVSL). Il donne un aperçu de la mise en ¿uvre asynchrone.
- Vydavateľstvo: Editions Notre Savoir
- Rok vydania: 2023
- Formát: Paperback
- Rozmer: 220 x 150 mm
- Jazyk: Francúzsky jazyk
- ISBN: 9786205857229
Anglický jazyk 
Nemecký jazyk 