Diseño de desplazadores de nivel de baja potencia y alta velocidad para sistemas multi VDD

Španielsky jazyk

Diseño de desplazadores de nivel de baja potencia y alta velocidad para sistemas multi VDD

Vydavateľstvo: Ediciones Nuestro Conocimiento
Rok vydania: 2022
Formát: Paperback
Rozmer: 220 x 150 mm
Jazyk: Španielsky jazyk
ISBN: 9786204530512

Na objednávku, dodanie 2-4 týždne

36.99 €

bežná cena: 41.10 €

O knihe

El consumo de energía y el rendimiento de la velocidad de los circuitos VLSI pueden optimizarse mediante una serie de metodologías. Las metodologías que implican la reducción de la tensión de alimentación se consideran una técnica eficaz y eficiente, ya que la disminución de la tensión de alimentación conduce a la reducción del rendimiento de la velocidad y el consumo de energía del diseño VLSI. El mejor enfoque es el llamado Clustered Voltage Scaling, que consiste en sectorizar todo el diseño en diferentes bloques o islas de voltaje y todos los bloques sensibles a la alta velocidad se operan con el voltaje central VDDH para alcanzar el rendimiento de velocidad y los bloques o islas sensibles a la baja velocidad pueden operarse con un voltaje de alimentación inferior VDDL para reducir el consumo de energía. Los circuitos de interconexión clave en los diseños de alimentación múltiple son los desplazadores de nivel de tensión (LS). Los LSs actúan como traductores de tensión entre los bloques o islas de tensión VDDL y VDDH. Este libro trata sobre el desarrollo de LSs de alto rendimiento, que son capaces de cambiar el voltaje de baja a alta tensión y viceversa en función de su tensión de entrada con un menor consumo de energía, y el retraso.