-
Španielsky jazyk
Implementación ASIC del multiplicador de Pezaris en arquitecturas DIT FFT
Autor: Saranya Karunamurthi
Los multiplicadores con grandes longitudes de bits tienen un gran impacto en el rendimiento de los circuitos digitales en muchas aplicaciones como la criptografía, el procesamiento digital de señales y el tratamiento de imágenes. El rendimiento de muchos... Viac o knihe
Na objednávku, dodanie 2-4 týždne
36.99 €
bežná cena: 41.10 €
O knihe
Los multiplicadores con grandes longitudes de bits tienen un gran impacto en el rendimiento de los circuitos digitales en muchas aplicaciones como la criptografía, el procesamiento digital de señales y el tratamiento de imágenes. El rendimiento de muchos problemas computacionales suele estar dominado por la velocidad a la que puede ejecutarse una operación de multiplicación. Este libro ofrece una breve descripción de varios multiplicadores como Baugh Wooley, Pezaris, Array, Booth, multiplicadores védicos y multiplicadores basados en compresores. El objetivo principal es comparar varios tipos de multiplicadores en términos de consumo de energía, área y retardo. Estos conceptos de multiplicación con signo se implementan en Verilog HDL y se implementan en Cadence RTL Compiler con tecnología de 180nm.
- Vydavateľstvo: Ediciones Nuestro Conocimiento
- Rok vydania: 2023
- Formát: Paperback
- Rozmer: 220 x 150 mm
- Jazyk: Španielsky jazyk
- ISBN: 9786205647929
Anglický jazyk 
Nemecký jazyk 
