IMPLEMENTACIÓN DE UNA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ALTO RENDIMIENTO

Španielsky jazyk

IMPLEMENTACIÓN DE UNA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ALTO RENDIMIENTO

Vydavateľstvo: Ediciones Nuestro Conocimiento
Rok vydania: 2023
Formát: Paperback
Rozmer: 220 x 150 mm
Jazyk: Španielsky jazyk
ISBN: 9786206245537

Na objednávku, dodanie 2-4 týždne

40.68 €

bežná cena: 45.20 €

O knihe

Este libro trata sobre el diseño de un procesador RISC utilizando arquitectura pipelining. El pipelining de 5 etapas se utiliza para mejorar la velocidad de la operación. Las 5 etapas son Fetch, Decode, Execute, Memory y Write Back. El proceso de diseño incluye varias técnicas de bajo consumo a nivel arquitectónico que demuestran que estos métodos son más eficientes que las técnicas de reducción de consumo de Back-end. Los procesadores embebidos de bajo consumo se utilizan en una gran variedad de aplicaciones, como coches, teléfonos, cámaras digitales, impresoras y otros dispositivos similares. La razón de su amplio uso es que son pequeños, por lo que no ocupan mucha superficie y su fabricación es rentable. El bajo consumo de energía ayuda a reducir la disipación de calor, alargar la vida de la batería y aumentar la fiabilidad del dispositivo.