-
Nemecký jazyk
VHDL-Synthese
Autor: Jürgen Reichardt
Die erweiterte 8. Auflage dieses Standardwerks ergänzt die bisherige Darstellung der VHDL-Simulation des Buches durch konkrete Benutzeranleitungen für den VHDL-Simulator ModelSim. Auch wird die Verwendung des Simulations- und Synthesewerkzeugs Vivado... Viac o knihe
1 kus - skladom u vydavateľa Posielame do 7-10 dní
58.46 €
bežná cena: 64.95 €
O knihe
Die erweiterte 8. Auflage dieses Standardwerks ergänzt die bisherige Darstellung der VHDL-Simulation des Buches durch konkrete Benutzeranleitungen für den VHDL-Simulator ModelSim. Auch wird die Verwendung des Simulations- und Synthesewerkzeugs Vivado vorgestellt, erfordelich um VHDL-Code in neueren FPGAs der Fa. Xilinx zu implementieren. Mit ausgewählten Beispielen werden Implementierungen für Artix-FPGAs vorgestellt und diskutiert.
- Vydavateľstvo: de Gruyter Oldenbourg
- Rok vydania: 2020
- Formát: Paperback
- Rozmer: 240 x 170 mm
- Jazyk: Nemecký jazyk
- ISBN: 9783110673456
Anglický jazyk 
